研究人员开发出一种新的制造工艺，能够将高性能氮化镓晶体管以低成本、可扩展的方式集成到标准硅CMOS芯片上。　　在这个对高效、高性能电子设备需求空前高涨的时代，先进半导体材料的研发和集成变得至关重要。　　作为全球第二大半导体材料（仅次于硅），氮化镓（GaN）凭借其独特性能已成为照明、雷达系统和功率电子器件的理想选择。尽管该材料已应用数十年，但若要充分发挥其性能优势，必须实现GaN晶体管与硅基数字芯片（即CMOS芯片）的高效互联。　　然而，现有集成方案存在明显局限：焊接连接方案虽能实现氮化镓晶体管与硅基数字芯片的键合，但会制约晶体管微型化进程。晶体管尺寸越小，其工作频率才能越高；另一种晶圆级集成方案将整片氮化镓晶圆堆叠于硅晶圆之上，但因材料利用率极低导致成本激增。　　近期，由麻省理工学院（MIT）领衔的研究团队开发出一种新型制造工艺，能以低成本、可扩展的方式将高性能氮化镓晶体管集成到标准硅基数字芯片上，且完全兼容现有半导体代工厂产线。这项研究最近在IEEE射频集成电路研讨会上进行了展示。　　相关研究论文的第一作者、MIT博士生普拉迪奥特·亚达夫（Pradyot Yadav）表示：“我们的目标是在不牺牲成本或带宽的前提下，实现氮化镓晶体管与硅基数字芯片的融合。通过在硅芯片表面精准集成超微型分立式氮化镓晶体管，成功攻克了这一难题。”　　该技术通过在氮化镓晶圆表面制备微型晶体管阵列，切割后通过低温工艺将所需数量的晶体管精准键合至硅芯片，仅需添加少量氮化镓材料即可显著提升器件性能，既保留了两种材料的性能优势，又大幅降低了成本。这种分布式集成方案还能有效降低系统整体工作温度。　　该团队开发的多步集成工艺包含以下关键技术环节：　　首先在氮化镓晶圆表面高密度制备微型晶体管阵列，随后采用高精度激光切割技术将每个晶体管加工成240×410微米的独立单元（研究者称之为“dielet”）。每个晶体管顶部预制微型铜柱，通过低于400℃的铜-铜低温键合工艺与硅基数字芯片表面的铜柱直接连接，这一温度阈值能确保两种材料性能不受损。　　现行氮化镓集成技术普遍采用金键合工艺，不仅材料成本高昂，还需更高温度和更强健合力。更关键的是，金材料会污染半导体代工厂的标准设备，往往需要专用产线。“我们追求的工艺必须满足低成本、低温、低压三大特征，铜在所有方面都完胜金材料，同时还具有更优异的导电性能。”亚达夫表示。　　为实现高精度集成，研究团队自主研发了专用设备。该设备通过真空吸附技术操控微米级氮化镓晶体管单元（dielet），能以纳米级的定位精度将其对准硅芯片表面的铜键合区。借助先进显微成像系统实时监控对接过程，当晶体管到达预设位置后，施加热压完成键合。　　为验证该工艺，研究人员以手机核心组件射频功率放大器（用于增强无线信号的电路）作为验证案例，所制备器件在带宽和增益方面全面超越传统硅基晶体管方案，单个芯片面积不足0.5平方毫米。应用于智能手机可同步实现通话质量提升、无线带宽扩容、连接稳定性增强及电池续航延长等多重优势。　　特别值得注意的是，上述案例中采用的硅芯片基于Intel 16/22nm FinFET先进工艺，具备顶级金属化方案和无源器件选项，因此能集成硅电路常用组件（如中和电容器），使放大器增益显著提升，为下一代无线技术奠定基础。　　除了直接的商业应用外，研究人员表示，他们的创新制造技术还为未来技术带来了希望，有可能开启量子计算的进步。氮化镓在低温下的性能（在量子应用中通常必不可少）使其成为下一代计算范式的首选材料。氮化镓和硅电子器件最佳特性的融合，可能引领一波技术进步浪潮，从而改变多个电子市场，创造出不仅功能更强大、用途更广泛的器件。　　IBM的科学家渡边哲也评价道：“为应对摩尔定律放缓，异质集成已成为实现系统持续微型化、能效提升和成本优化的关键路径。尤其在无线技术领域，化合物半导体与硅晶圆的紧密集成，对实现包含前端集成电路、基带处理器、加速器和内存的天线到AI 一体化平台至关重要。本研究通过氮化镓与硅基数字芯片的三维集成取得重大突破，拓展了现有技术边界。” （麻省）