（来源：电子创新网）

在全球算力标准迎来重塑的节点上，RISC-V 正在从学术实验室逐步迈入产业核心，推动一个更开放、更灵活的计算生态体系。在2025世界人工智能大会上，RISC-V国际基金会首席架构师 Krste Asanovic 深度解读了这一路径中的关键趋势，释放出RISC-V从“可选项”走向“基础设施”的战略信号。

趋势一：RISC-V已在嵌入式和AI加速领域取得规模性突破

Krste强调，RISC-V已经成为嵌入式领域的重要支柱，芯片出货量已达到数十亿级。更令人振奋的是，RISC-V在AI加速器上的应用正在爆发，成为新型AI架构设计的重要支撑。在算力爆炸背景下，RISC-V的可定制性使其在卷积加速、Transformer优化等方向更具落地潜力，尤其适用于轻量型、边缘型AI设备。

趋势二：从“通用架构”向“垂直领域适配”全面转型

他指出RISC-V未来的发展将不再仅聚焦于ISA自身的标准化，而是转向各垂直行业的深度适配与生态建设。Krste明确指出，将围绕汽车、MCU、AI等具体行业制定专属配置文件与特性集，如RVM（微控制器规范）。

这意味着RISC-V将不再强调“通用处理器替代者”的身份，而是作为多垂类架构平台，适配各类场景的个性化需求。

“RISC-V不仅仅只是针对一个领域，它不仅仅只是一个核，而是一个包罗万象的应用，它的应用范围比任何其他的ISA都更加广泛，尤其我们看到它的指令集是非常简单、灵活的，而且具有很好的扩展性。我们看到将不同的组件组合在一起去满足不同市场的需求并做好自己的定制化，RISC-V的设计是非常广泛而灵活的。”他指出。

趋势三：RVA23发布奠定通用计算兼容性基础

Krste强调RVA23指令集配置文件已正式发布，将成为未来RISC-V生态构建的核心基准，涵盖虚拟化、安全、向量等必备能力，类似于x86、Arm ISA里的主流特性配置。

RVA23的发布不仅是标准化的里程碑，更意味着未来将有一批通用SoC/AI芯片基于此标准诞生，推动RISC-V在操作系统、主流软件栈中获得“原生支持”。

趋势四：RISC-V安全特性全面升级，瞄准汽车与实时系统

Krste介绍了SPMP（二级内存保护）、S模式支持、Lightweight Memory Tagging、CHERI扩展等新安全能力，尤其强调将其应用于MCU和汽车控制等关键领域。这标志RISC-V正从通用性向高可靠性与功能安全过渡，为攻入车规、工业级领域铺路，增强其与Arm Cortex-M系列的对标力。

趋势五：长指令集布局开启，突破32位编码空间限制

RISC-V自诞生以来采用压缩与可变长指令机制以节省空间，现正启动对“长指令”的全面规划，支持更多数据类型和AI优化路径。长指令集将成为RISC-V迈向高性能计算、AI/图形处理器架构的重要一步，对标x86-64和Arm SVE等复杂架构，为RISC-V进入高端算力打通编码空间。

趋势六：路线图清晰化，迈向2030年的RVA30与生态联动

Krste特别提到RVA30的路线图已经开启，将是继RVA23之后的新一代标准。这不仅是技术演进的标志，也代表RISC-V社区将以版本为节点，稳定推进硬件与软件配套发展。这强化了RISC-V“生态协同”的战略模式，即硬件公司与系统软件厂商同步参与标准制定与测试，保证标准执行力与落地效率。

从“开源替代”到“架构新范式”

Krste最后强调，RISC-V真正的价值不仅在于其开源特性，而是其提供了一个可以持续演化、自主定制、横向协同的架构范式。它不是对x86或Arm的简单模仿，而是计算架构未来的一种“共同语法”。

“首先RISC-V是一个非常重要的基础性的组件，它现在已经就位并运行良好，并且正在进入各个垂类领域，每个垂类都需要集中精力来构建生态系统并填补指令集架构或者软件支持方面的空白，同时保持整体指令集架构设计的连贯性。RISC-V给我们带来了简单、灵活、高效的标准，这样我们能够更好在全球范围内兵书使用AI。”他指出。