IT之家 3 月 26 日消息，堆叠纳米片全环绕栅（GAA）晶体管具有极佳的栅控特性、更高的驱动性能以及更多的电路设计灵活性，是主流集成电路制造继 FinFET 之后的核心晶体管结构。

然而，目前堆叠纳米片 GAA 器件存在沟道界面态较大，难以实现理想亚阈值开关的难题，一个关键原因是新引入的 GeSi / Si 超晶格叠层在材料界面处，易受到集成热预算的影响产生 Ge 原子的扩散与再分布，导致纳米片沟道释放后在表面存在微量 Ge 原子残留，引起额外界面缺陷及载流子导电性能降低。

针对这一挑战，中国科学院微电子所集成电路先导工艺研发团队提出了一种与 GAA 晶体管纳米片沟道释放工艺完全兼容的低温臭氧准原子级处理（Quasi-Atomic Layer Etching，qALE）技术。

据介绍，该技术在纳米片沟道释放后，通过极薄厚度的臭氧自限制氧化与腐蚀反应，实现了对纳米片沟道表面残留的 Ge 原子精准去除，避免对内层 Si 沟道的损伤。

中国科学院微电子所研制的 CMOS 器件特性表明，采用低温 qALE 处理后，纳米片沟道的界面态密度降低两个数量级，晶体管亚阈值开关摆幅优化到60.3 mV / dec，几乎接近器件热力学理论极限（60mV / dec），漏电流（Ioff）降低了 66.7%。

同时，由于处理后沟道表面电荷引起的载流子散射明显降低，晶体管开态电流（Ion）也提升超过 20%。该研究工作为制备高性能的堆叠纳米片GAA器件提供了一种高效及低成本的技术路径。

相关研究成果已发表在 3 月最新的IEEE Electron Device Letters 上并成功入选成为该期刊的封面论文。

微电子所研究生蒋任婕和桑冠荞为该论文的第一作者，张青竹研究员和殷华湘研究员为共同通讯作者。该项研究得到了中国科学院战略性先导专项（A类）和国家自然科学基金的支持。

IT之家附论文链接：

https://ieeexplore.ieee.org/ abstract / document / 10818672