【Verilog练习】多路选择器、译码器、半加器、全加器、寄存器（D触发器）、锁存器（Latch）
创始人
2024-02-23 14:05:01

文章目录

    • 一、写代码需知
    • 二、多路选择器
      • 2.1、2选一多路选择器
      • 2.2、3-8译码器（decoder）
      • 2.3、用两个半加器实现全加器（层次化设计）
      • 2.4、寄存器（D触发器、时序电路）

一、写代码需知

  • 1、Verilog是并行执行的！！！
  • 2、if else有优先级，不写else，一定会产生Latch（锁存器）---》组合逻辑才有Latch
  • 3、case无优先级，不写default，且没有枚举完所有情况，也会产生Latch
  • 4、testbench中，除了

上一篇：Promise对象和async/await

下一篇：【Python百日进阶-数据分析】Day119 - Plotly Figure参数: 散点图(一)

相关内容

热门资讯

剑桥科技涨1.18%，成交额4... 7月23日，剑桥科技涨1.18%，成交额41.97亿元，换手率8.82%，总市值622.45亿元。异...
明新旭腾涨3.65%，成交额3... 7月23日，明新旭腾涨3.65%，成交额3000.13万元，换手率1.33%，总市值23.03亿元。...
中控技术跌3.08%，成交额1... 7月23日，中控技术跌3.08%，成交额12.79亿元，换手率1.93%，总市值659.46亿元。异...
山东玻纤涨0.30%，成交额3... 7月23日，山东玻纤涨0.30%，成交额3.97亿元，换手率4.55%，总市值86.54亿元。异动分...
亚普股份涨3.45%，成交额5... 7月23日，亚普股份涨3.45%，成交额5164.51万元，换手率0.65%，总市值80.81亿元。...