【Verilog练习】多路选择器、译码器、半加器、全加器、寄存器（D触发器）、锁存器（Latch）
创始人
2024-02-23 14:05:01

文章目录

    • 一、写代码需知
    • 二、多路选择器
      • 2.1、2选一多路选择器
      • 2.2、3-8译码器（decoder）
      • 2.3、用两个半加器实现全加器（层次化设计）
      • 2.4、寄存器（D触发器、时序电路）

一、写代码需知

  • 1、Verilog是并行执行的！！！
  • 2、if else有优先级，不写else，一定会产生Latch（锁存器）---》组合逻辑才有Latch
  • 3、case无优先级，不写default，且没有枚举完所有情况，也会产生Latch
  • 4、testbench中，除了

上一篇：Promise对象和async/await

下一篇：【Python百日进阶-数据分析】Day119 - Plotly Figure参数: 散点图(一)

相关内容

热门资讯

太平人寿江苏分公司“消保驿站”... 转自：扬子晚报冬至时节，暖意融融。近日，“金融为民 暖心相伴”——太平人寿首批“消保驿站”揭牌活动在...
联想Lenovo Watch ... 　　炒股就看金麒麟分析师研报，权威，专业，及时，全面，助您挖掘潜力主题机会！ （来源：IT之家）I...
新版外商投资目录来了，哪些变化... 引导更多外资投向先进制造业、现代服务业等，以及中西部和东北。 国家发展改革委、商务部全文发布《鼓励外...
百位科学家推荐的“启蒙书单” 美国《华盛顿邮报》12月23日文章，原题：改变一百位科学家职业生涯的儿童读物 孩子们出生时，笔者就决...
卫星导航板块走强 超捷股份涨停 　　12月25日消息，截止14:20，卫星导航板块走强，超捷股份、三维通信、长江通信、天奥电子、上海...