【Verilog练习】多路选择器、译码器、半加器、全加器、寄存器（D触发器）、锁存器（Latch）
创始人
2024-02-23 14:05:01

文章目录

    • 一、写代码需知
    • 二、多路选择器
      • 2.1、2选一多路选择器
      • 2.2、3-8译码器（decoder）
      • 2.3、用两个半加器实现全加器（层次化设计）
      • 2.4、寄存器（D触发器、时序电路）

一、写代码需知

  • 1、Verilog是并行执行的！！！
  • 2、if else有优先级，不写else，一定会产生Latch（锁存器）---》组合逻辑才有Latch
  • 3、case无优先级，不写default，且没有枚举完所有情况，也会产生Latch
  • 4、testbench中，除了

上一篇：Promise对象和async/await

下一篇：【Python百日进阶-数据分析】Day119 - Plotly Figure参数: 散点图(一)

相关内容

热门资讯

宏远股份：6月29日获融资买入... 6月29日，宏远股份跌0.94%，成交额1823.91万元。两融数据显示，当日宏远股份获融资买入额1...
金证股份信息披露事务管理制度 金证股份发布《信息披露事务管理制度》（2026年6月修订），该制度经公司董事会审议批准后生效，旨在加...
北矿检测：6月29日获融资买入... 6月29日，北矿检测跌2.54%，成交额1381.02万元。两融数据显示，当日北矿检测获融资买入额3...
精创电气：6月29日获融资买入... 6月29日，精创电气跌5.30%，成交额5549.59万元。两融数据显示，当日精创电气获融资买入额1...
通宝光电：6月29日获融资买入... 6月29日，通宝光电跌2.23%，成交额995.59万元。两融数据显示，当日通宝光电获融资买入额8....