【Verilog练习】多路选择器、译码器、半加器、全加器、寄存器（D触发器）、锁存器（Latch）
创始人
2024-02-23 14:05:01

文章目录

    • 一、写代码需知
    • 二、多路选择器
      • 2.1、2选一多路选择器
      • 2.2、3-8译码器（decoder）
      • 2.3、用两个半加器实现全加器（层次化设计）
      • 2.4、寄存器（D触发器、时序电路）

一、写代码需知

  • 1、Verilog是并行执行的！！！
  • 2、if else有优先级，不写else，一定会产生Latch（锁存器）---》组合逻辑才有Latch
  • 3、case无优先级，不写default，且没有枚举完所有情况，也会产生Latch
  • 4、testbench中，除了

上一篇：Promise对象和async/await

下一篇：【Python百日进阶-数据分析】Day119 - Plotly Figure参数: 散点图(一)

相关内容

热门资讯

戴珍珠太老气？这样叠戴美爆了！ 来源：中国新闻周刊下单前先“冲”购物金，立享折上折安铂洛利家的首饰设计都很独特!可以说每款都是孤品，...
胖东来：郑州店计划招聘100名... 8月14日，胖东来通过其官方社交平台发布《胖东来郑州店招聘退伍边防军人及刑释人员提前公告》，在8月1...
天华新能（300390）6万吨... 经济观察网 天华新能（300390）启动6万吨锂盐产线年度检修，叠加碳酸锂价格反弹，公司此前曾因股价...
从华为辞职返乡创业，她邀请你“... （来源：上观新闻）近日，一家主打自然植物疗愈、环保再生创作的文创体验空间“来岛造物”在绿华镇正式落地...
万亿巨头利好突袭，大涨超13%... （来源：21记者 21世纪经济报道）记者丨吴斌编辑丨和佳,曾静娇,李莹...